在接受信號時(shí)，經(jīng)常會因?yàn)橛兄~外的損耗導(dǎo)致信號完整度不高，所以在鏈接低壓通信數(shù)據(jù)信號的時(shí)候需要鏈接設(shè)備而不會導(dǎo)致信號劣化。必須正確終止發(fā)送和接收設(shè)備，以確保發(fā)送的數(shù)據(jù)在接收器中沒有損壞。當(dāng)與LVPECL（低壓正發(fā)射極耦合邏輯）差分晶振一起使用時(shí)，XilinxVertex-IIPro/X系列現(xiàn)場可編程門陣列（FPGA）需要獨(dú)特的端接以確保信號完整性。

LVPECL發(fā)送器終端由每個(gè)差分對的串聯(lián)-分流器組合組成。典型的外部端接LVPECL發(fā)送器如圖1所示。選擇電阻值以保持標(biāo)準(zhǔn)±350mV信號擺幅。

每個(gè)LVPECL數(shù)據(jù)總線信號對都需要內(nèi)部或外部端接。對于需要外部端接的FPGA產(chǎn)品系列，ClearONEBGA端接器為電路板布局提供了簡單的解決方案。ClearONEBGA端接器提供必要的性能，以確保數(shù)據(jù)總線保持信號完整性。XilinxVirtex-IIPro或Virtex-IIProXFPGA是需要外部端接的器件示例。

Virtex-IIPro或Virtex-IIProXLVPECL發(fā)送器將50Ω傳輸線驅(qū)動至2.5VLVPECL接收器，需要典型的電阻值，如圖2所示。該圖說明了在2.5V之后連接Xilinx差分晶體振蕩器接收器的推薦終端技術(shù)差分標(biāo)準(zhǔn)，在接收器輸入之間放置一個(gè)100Ω端接。

用于終止LVPECL傳輸線的通常優(yōu)選的技術(shù)是戴維寧等效電路解決方案。典型應(yīng)用要求數(shù)據(jù)總線通過電阻端接至VCC和VEE，如圖3所示。

表1和表2列出了可用于XilinxVertex-IIPro/X系列FPGA的發(fā)送器/接收器2.5VLVPECL電阻終端的CTSClearONE部件號?？梢詾?/span>FPGA開發(fā)定制版本的ClearONE端接器，需要獨(dú)特的發(fā)送器或接收器端接以保持信號完整性。

CTSClearONE系列BGA端接器為使用XilinxVertex-IIPro/X系列FPGA的LVPECL發(fā)送器/接收器電路板提供高效的電路板布局解決方案。ClearONE端接器提供最低的寄生I/O電容和電感解決方案?？筛鶕?jù)要求提供定制電阻值和公差。

ClearONE作為全美高端音頻會議產(chǎn)品的領(lǐng)先者,同時(shí)也是美國唯一一家將精密工程會議設(shè)備和完整的會議服務(wù)完美結(jié)合的公司,設(shè)備的使用少不了貼片晶振產(chǎn)品的支持,從調(diào)整精度的32.768K晶振到穩(wěn)定信號傳輸?shù)?/span>溫補(bǔ)晶振,都和壹兆電子有著充分的合作.